IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

*35

IN RE APPLICATION OF: Takashi MIYAJIM	ΛA	GAU:
SERIAL NO:New Application		EXAMINER:
FILED: Herewith		
FOR: METHOD OF MANUFACTURI	NG SEMICONDUCTOR DEVI	CE
REQUEST FOR PRIORITY		
COMMISSIONER FOR PATENTS ALEXANDRIA, VIRGINIA 22313		
SIR:		
☐ Full benefit of the filing date of U.S. Applie provisions of 35 U.S.C. §120.	cation Serial Number , file	d , is claimed pursuant to the
☐ Full benefit of the filing date(s) of U.S. Provisional Application(s) is claimed pursuant to the provisions of 35 U.S.C. §119(e): <u>Application No.</u> <u>Date Filed</u>		
Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.		
In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:		
	ICATION NUMBER 93464	MONTH/DAY/YEAR July 8, 2003
Certified copies of the corresponding Convention Application(s)		
are submitted herewith		
□ will be submitted prior to payment of the Final Fee		
☐ were filed in prior application Serial No. filed		
were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.		
☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and		
☐ (B) Application Serial No.(s)		
☐ are submitted herewith		
☐ will be submitted prior to payment of the Final Fee		
	Respectf	ully Submitted,
		, SPIVAK, McCLELLAND, & NEUSTADT, P.C.
	Marvin J	alm Maller
Customer Number		igNin McClelland
22850		ration Number 21,124

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 7月 8日

出 願 番 号 Application Number:


特願2003-193464

[ST. 10/C]:

[JP2003-193464]

出 願 人
Applicant(s):

株式会社ルネサステクノロジ



2003年 7月22日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

543800JP01

【提出日】

平成15年 7月 8日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 27/108

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目4番1号 株式会社ルネサ

ステクノロジ内

【氏名】

宮嶋 幹

【特許出願人】

【識別番号】

503121103

【氏名又は名称】

株式会社ルネサステクノロジ

【代理人】

【識別番号】

100089233

【弁理士】

【氏名又は名称】

吉田 茂明

【選任した代理人】

【識別番号】

100088672

【弁理士】

【氏名又は名称】 吉竹 英俊

【選任した代理人】

【識別番号】

100088845

【弁理士】

【氏名又は名称】

有田 貴弘

【手数料の表示】

【予納台帳番号】

012852

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1 【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置の製造方法

【特許請求の範囲】

【請求項1】 蓄積電極と、誘電体膜と、プレート電極とを有するキャパシタを備える半導体装置の製造方法であって、

- (a) 絶縁膜を形成する工程と、
- (b) 前記絶縁膜に、その上面に向って開口する複数の開口部を形成する工程と、
- (c)各前記開口部の表面上と前記絶縁膜の上面上に、金属から成る膜状の電極材料を形成する工程と、
- (d) 前記電極材料に対してドライエッチングを実行することによってエッチバックを行い、前記電極材料から成る蓄積電極を各前記開口部内に形成する工程と、
 - (e) 各前記蓄積電極に対してウェットエッチングを実行する工程と、
 - (f) 前記工程 (e) の後に、各前記蓄積電極上に誘電体膜を形成する工程と
- (g)前記誘電体膜上にプレート電極を形成する工程と を備える、半導体装置の製造方法。

【請求項2】 蓄積電極と、誘電体膜と、プレート電極とを有するキャパシタを備える半導体装置の製造方法であって、

- (a)絶縁膜を形成する工程と、
- (b) 前記絶縁膜に、その上面に向って開口する複数の開口部を形成する工程と、
- (c) 各前記開口部の表面上と前記絶縁膜の上面上に、金属から成る膜状の電極材料を形成する工程と、
 - (d) 前記電極材料に対して水素雰囲気中で熱処理を行う工程と、
- (e) 前記工程(d) の後に、前記電極材料に対してドライエッチングを実行することによってエッチバックを行い、前記電極材料から成る蓄積電極を各前記開口部内に形成する工程と、

- (f) 各前記蓄積電極上に誘電体膜を形成する工程と、
- (g) 前記誘電体膜上にプレート電極を形成する工程と を備える、半導体装置の製造方法。

【請求項3】 蓄積電極と、誘電体膜と、プレート電極とを有するキャパシタを備える半導体装置の製造方法であって、

- (a) 絶縁膜を形成する工程と、
- (b) 前記絶縁膜に、その上面に向って開口する複数の開口部を形成する工程と、
- (c) 各前記開口部の表面上と前記絶縁膜の上面上に、金属から成る膜状の電極材料を形成する工程と、
- (d)研磨剤を使用して前記電極材料をその上方から研磨し、前記絶縁膜の上面上の前記電極材料を除去して、前記電極材料から成る蓄積電極を各前記開口部内に形成する工程と、
- (e) 前記工程(d) の実行によって得られた構造に付着する前記研磨剤を除去する工程と、
- (f)前記工程(e)の実行によって得られた構造に対して、水素雰囲気中で熱処理を行う工程と、
 - (g) 前記工程 (f) の後に、各前記蓄積電極上に誘電体膜を形成する工程と
- (h) 前記誘電体膜上にプレート電極を形成する工程と を備える、半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、キャパシタを有する半導体装置の製造方法に関する。

[0002]

【従来の技術】

半導体装置の高集積化にともない半導体チップの寸法が縮小され、半導体メモリが有するキャパシタの蓄積電極(「ストレージノード」とも呼ばれる)の寸法

及び間隔が小さくなってきている。このような半導体チップの寸法が小さい半導体メモリの開発においては、キャパシタ容量の増大は必要である。そのため、電極材料としてルテニウム(Ru)などの高融点金属材料を採用し、誘電体膜として五酸化タンタルなどの高誘電体膜を採用したMIM(Metal-Insulator-Metal)キャパシタを備える半導体メモリが提案されている。なお、キャパシタを有する半導体装置とその製造方法が特許文献1~5に開示されている。

[0003]

【特許文献1】

特開2002-198498号公報

【特許文献2】

特開2002-124649号公報

【特許文献3】

特開2001-210805号公報

【特許文献4】

特開平8-7010.6号公報

【特許文献 5】

特開2000-58795号公報

$[0\ 0\ 0\ 4]$

【発明が解決しようとする課題】

ところで、上述のようなMIMキャパシタを製造する際、使用する製造方法によっては、キャパシタのリーク電流が増大することがある。

[0005]

そこで、本発明は上述の問題に鑑みて成されたものであり、キャパシタのリーク電流を低減することが可能な技術を提供することを目的とする。

[0006]

【課題を解決するための手段】

この発明の第1の半導体装置の製造方法は、蓄積電極と、誘電体膜と、プレート電極とを有するキャパシタを備える半導体装置の製造方法であって、(a)絶

縁膜を形成する工程と、(b)前記絶縁膜に、その上面に向って開口する複数の開口部を形成する工程と、(c)各前記開口部の表面上と前記絶縁膜の上面上に、金属から成る膜状の電極材料を形成する工程と、(d)前記電極材料に対してドライエッチングを実行することによってエッチバックを行い、前記電極材料から成る蓄積電極を各前記開口部内に形成する工程と、(e)各前記蓄積電極に対してウェットエッチングを実行する工程と、(f)前記工程(e)の後に、各前記蓄積電極上に誘電体膜を形成する工程と、(g)前記誘電体膜上にプレート電極を形成する工程とを備える。

[0007]

また、この発明の第2の半導体装置の製造方法は、蓄積電極と、誘電体膜と、プレート電極とを有するキャパシタを備える半導体装置の製造方法であって、(a)絶縁膜を形成する工程と、(b)前記絶縁膜に、その上面に向って開口する複数の開口部を形成する工程と、(c)各前記開口部の表面上と前記絶縁膜の上面上に、金属から成る膜状の電極材料を形成する工程と、(d)前記電極材料に対して水素雰囲気中で熱処理を行う工程と、(e)前記工程(d)の後に、前記電極材料に対してドライエッチングを実行することによってエッチバックを行い、前記電極材料から成る蓄積電極を各前記開口部内に形成する工程と、(f)各前記蓄積電極上に誘電体膜を形成する工程と、(g)前記誘電体膜上にプレート電極を形成する工程とを備える。

[0008]

また、この発明の第3の半導体装置の製造方法は、蓄積電極と、誘電体膜と、プレート電極とを有するキャパシタを備える半導体装置の製造方法であって、(a)絶縁膜を形成する工程と、(b)前記絶縁膜に、その上面に向って開口する複数の開口部を形成する工程と、(c)各前記開口部の表面上と前記絶縁膜の上面上に、金属から成る膜状の電極材料を形成する工程と、(d)研磨剤を使用して前記電極材料をその上方から研磨し、前記絶縁膜の上面上の前記電極材料を除去して、前記電極材料から成る蓄積電極を各前記開口部内に形成する工程と、(e)前記工程(d)の実行によって得られた構造に付着する前記研磨剤を除去する工程と、(f)前記工程(e)の実行によって得られた構造に対して、水素雰

囲気中で熱処理を行う工程と、(g)前記工程(f)の後に、各前記蓄積電極上に誘電体膜を形成する工程と、(h)前記誘電体膜上にプレート電極を形成する工程とを備える。

[0009]

【発明の実施の形態】

実施の形態1.

図1~6は本発明の実施の形態1に係る半導体装置の製造方法を工程順に示す 断面図である。本実施の形態1に係る半導体装置は、メモリセルのキャパシタと して例えばMIMキャパシタを有するDRAMを備えている。以下に、図1~6 を参照して本実施の形態1に係る半導体装置の製造方法について説明する。

[0010]

図1に示されるように、DRAMメモリセルのMOSトランジスタが複数形成された半導体基板(図示せず)を設けて、その上方に層間絶縁膜1を設ける。そして、各MOSトランジスタのソース・ドレイン領域の一方と電気的に接続されるコンタクトプラグ2を層間絶縁膜1の内部に形成する。層間絶縁膜1は例えば膜厚450nmのBPTEOS膜であって、コンタクトプラグ2は例えば窒化チタン膜とタングステン膜とから成る積層膜である。

[0011]

コンタクトプラグ2を形成する際、まず所定の開口パターンを有するレジスト(図示せず)を層間絶縁膜1上に形成する。そして、かかるレジストをマスクに用いて層間絶縁膜1をエッチングし、層間絶縁膜1内にその膜厚方向に貫通するコンタクトホール(図示せず)を複数形成する。そして、CVD法を用いて窒化チタン膜を全面に形成し、その後、各コンタクトホールを充填するタングステン膜をCVD法を用いて全面に形成する。次に、コンタクトホールよりも上方の窒化チタン膜及びタングステン膜をCMP法を用いて除去する。これにより、窒化チタン膜及びタングステン膜から成り、その上面が層間絶縁膜1から露出するコンタクトプラグ2が層間絶縁膜1内に複数形成される。

[0012]

次に、シリコン窒化膜3及びBPTEOS膜4をこの順で全面に形成する。シ

リコン窒化膜3の膜厚は例えば50nmであり、BPTEOS膜4の膜厚は例えば1200nmである。これにより、層間絶縁膜1、シリコン窒化膜3及びBPTEOS膜4から成る絶縁膜5が完成し、かかる絶縁膜5内に複数のコンタクトプラグ2が設けられる。

[0013]

次に、所定の開口パターンを有するレジスト(図示せず)を絶縁膜5上に形成する。そして、かかるレジストをマスクに用いて、シリコン窒化膜3をエッチングストッパとして、絶縁膜5のBPTEOS膜4に対してドライエッチングを実行し、シリコン窒化膜3を部分的に露出させる。そして、レジストを再度マスクに用いて、露出したシリコン窒化膜3をドライエッチングにて除去する。これにより、図2に示されるように、絶縁膜5にその上面に向って開口する開口部6が複数形成され、かかる開口部6によってコンタクトプラグ2の上面が露出される。なお開口部6は、シリコン窒化膜3及びBPTEOS膜4をそれらの膜厚方向に貫通している。

[0014]

次にスパッタ法を用いて、例えば膜厚20nmの金属層(図示せず)を全面に形成する。この金属層は例えばルテニウムからなる。そして図3に示されるように、金属層をシード層として用いた減圧CVD法を酸素雰囲気中で実行し、後の工程でDRAMキャパシタの蓄積電極となる膜状の電極材料17を全面に形成する。これにより、開口部6の表面上と、絶縁膜5の上面上とに電極材料17が形成される。電極材料17は例えばルテニウムから成り、その厚さは例えば20~50nmである。また、ここでの減圧CVD法では、処理温度が400℃で、固体ソースとしてRu(CP)2が使用される。

[0015]

このような減圧CVD法で電極材料17を形成すると、ルテニウムから成る電極材料17はアモルファス状態となる。そのため、電極材料17を構成するルテニウムのグレインは小さい。従って、電極材料17の表面には、酸化ルテニウム (RuO2) から成る微小な酸化膜 (図示せず) がまばらに形成される。

[0016]

次に、各開口部6内をレジスト(図示せず)で充填する。そして、かかるレジストをマスクに用いて、絶縁膜5の膜厚方向にエッチングレートが高い異方性ドライエッチングを、電極材料17に対してその上方から実行して開口部6よりも上方の電極材料17を除去する。これにより、電極材料17に対してエッチバックが行われ、図4に示されるように、電極材料17から成る、DRAMキャパシタの蓄積電極7が各開口部6内に形成される。そして、開口部6内のレジストを除去する。

$[0\ 0\ 1\ 7]$

蓄積電極7を形成する際の上述のドライエッチングでは、エッチングガスとして、塩素(C1)及び酸素(O2)の混合ガスが用いられる。上述のように、電極材料17の表面には微小な酸化膜がまばらに形成されているため、電極材料17を上記混合ガスを用いてドライエッチングする際には、この酸化膜がマスクとして作用して、電極材料17へのエッチングが部分的に進行しにくくなる。更に、上述のドライエッチング時には、電極材料17はその表面が酸化されながらエッチングされるため、ドライエッチング時にも電極材料17の表面に微小な酸化膜がまばらに形成される。従って、図4に示されるように、エッチバック後に得られる蓄積電極7の上端部には針状突起7aが形成される。この状態でDRAMキャパシタの誘電体膜を蓄積電極7上に形成すると、かかる誘電体膜の膜厚が均一とならず、結果的にキャパシタのリーク電流の増加を招く。そこで、本実施の形態1では、蓄積電極7に対してウェットエッチングを行って針状突起を除去する。以下にこの工程について具体的に説明する。

[0018]

図4に示される構造に対して、その上方からマスクを使用せずに、過ヨウ素酸または硝酸セリウムアンモニウム液を用いてウェットエッチングを実行する。エッチング液として過ヨウ素酸または硝酸セリウムアンモニウム液を用いることによって、ルテニウムだけではなく、蓄積電極7の表面上に形成されている酸化膜もエッチングすることができるため、蓄積電極7の表面の全面がエッチングされる。このとき、蓄積電極7は、例えばその表面からその厚さ方向に向って約10nm除去される。この結果、図5に示されるように、蓄積電極7の上端部に形成

されていた針状突起7aが除去されて、蓄積電極7の上端面が丸くなる。従って、この後に形成されるDRAMキャパシタの誘電体膜の膜厚を均一にし易くなり、キャパシタのリーク電流の低減が可能となる。

[0019]

次に図6に示されるように、DRAMキャパシタの誘電体膜8を蓄積電極7上に形成し、その後、DRAMキャパシタのプレート電極9を誘電体膜8上に形成する。このとき、プレート電極9によって各開口部6が充填される。誘電体膜8は、例えば五酸化タンタル(Ta2O2)から成る膜厚15nmの絶縁膜を蓄積電極7上に形成し、その後150℃の酸素雰囲気中でかかる絶縁膜を酸化して結晶化することによって形成される。また、プレート電極9は例えばルテニウムから成る。

$[0 \ 0 \ 2 \cdot 0]$

以上の工程により、ルテニウムから成る蓄積電極7と、五酸化タンタルから成 . る誘電体膜8と、ルテニウムから成るプレート電極9とを有するMIMキャパシ タ10が完成する。

[0021]

その後、全面にBPTEOS膜(図示せず)を形成し、その上にアルミ配線(図示せず)を形成する。最後に、全面にパッシベーション膜(図示せず)を形成することによって、MIMキャパシタ10を有するDRAMメモリセルを備える半導体装置が完成する。

[0022]

このように本実施の形態1に係る半導体装置の製造方法では、蓄積電極7に対してウェットエッチングを行っているため、本実施の形態1のように、電極材料17に対するドライエッチングの実行によって蓄積電極7に針状突起7aが生じた場合であっても、かかるウェットエッチングによってその針状突起7aを除去することが可能となる。従って、蓄積電極7上に誘電体膜8を均一に形成し易くなり、MIMキャパシタ10のリーク電流を低減することができる。

[0023]

また、蓄積電極7の表面の全面に対してウェットエッチングを行っているため

、ウェットエッチングを行わない場合と比べて、蓄積電極7形成後の開口部6の アスペクト比が小さくなる。従って、誘電体膜8及びプレート電極9を形成する 際の段差被覆性が向上し、開口部6の底にも確実に誘電体膜8及びプレート電極 9を形成することができる。従って、MIMキャパシタ10のリーク電流を低減 することができる。

[0024]

実施の形態2.

図7~9は本発明の実施の形態2に係る半導体装置の製造方法を工程順に示す 断面図である。以下に、図7~9を参照して本実施の形態2に係る半導体装置の 製造方法について説明する。

[0025]

まず、上述の実施の形態1に係る半導体装置の製造方法を用いて、図3に示される構造を得る。次に、図3に示される構造に対して水素雰囲気中で熱処理を行う。例えば、温度700℃で30秒間、熱処理を行う。水素雰囲気中で熱処理を行うと、電極材料17の表面上に形成されていた微小な酸化膜が水素で還元されて除去され、電極材料17を構成するルテニウムにマイグレーションが生じる。その結果、図7に示されるように、BPTEOS膜4の上面上の電極材料17と、BPTEOS膜4の内側面上の電極材料17との境界部分に形成される角部37の先が丸くなる。更に、この水素雰囲気中での熱処理により電極材料17を構成するルテニウムのグレインが大きくなる。

[0026]

次に、各開口部6内をレジスト(図示せず)で充填する。そして、かかるレジストをマスクに用いて、絶縁膜5の膜厚方向にエッチングレートが高い異方性ドライエッチングを、電極材料17に対してその上方から実行し、開口部6よりも上方の電極材料17を除去する。これにより、電極材料17に対してエッチバックが行われて、図8に示されるように、蓄積電極7が各開口部6内に形成される。そして、開口部6内のレジストを除去する。

[0027]

蓄積電極7を形成する際のドライエッチングでは、実施の形態1と同様に、エ

ッチングガスとして塩素及び酸素の混合ガスが用いられる。ここで、電極材料17に対するドライエッチング時には、上述の水素雰囲気中での熱処理により、電極材料17の表面に形成されていた酸化膜が還元されて除去されている。更に、電極材料17を構成するルテニウムのグレインが大きくなっているため、ドライエッチング時に、電極材料17の表面に酸化膜が形成されにくくなる。従って、電極材料17をほぼ均一にエッチングすることができ、蓄積電極7の上端面に針状突起7aが形成されることを抑制することができる。

[0028]

また、電極材料17に対する水素雰囲気中での熱処理により、電極材料17の 角部37の先が丸くなっているため、上述のドライエッチングの実行後には、蓄 積電極7における上端面と露出している側面との境界部分に形成される角部47 の先が丸くなる。

[0029]

次に図9に示されるように、実施の形態1と同様にして、誘電体膜8及びプレート電極9を蓄積電極7上に順次形成し、MIMキャパシタ10が完成する。その後、実施の形態1と同様にして、図示しない、BPTEOS膜、アルミ配線及びパッシベーション膜を順次形成し、MIMキャパシタ10を有するDRAMメモリセルを備える半導体装置が完成する。

[0030]

このように本実施の形態 2 に係る半導体装置の製造方法では、電極材料 1 7 に対して水素雰囲気中で熱処理を行っている。そのため、本実施の形態 2 のように、電極材料 1 7 形成時にその表面に酸化膜が形成された場合であっても、当該酸化膜を水素で還元して除去することができる。更に、電極材料 1 7 を構成するルテニウムのグレインを大きくすることができるため、電極材料 1 7 に対するドライエッチング時に、電極材料 1 7 の表面に酸化膜が形成されにくくなる。従って、電極材料 1 7 をほぼ均一にエッチングすることができ、蓄積電極 7 の上端面に針状突起 7 a が形成されることを抑制することができる。その結果、誘電体膜 8 の膜厚を均一にすることができ、M I M キャパシタ 1 0 のリーク電流を低減することができる。

[0031]

また本実施の形態2では、水素雰囲気中での熱処理によって電極材料17の角部37の先が丸くなるため、絶縁膜5の膜厚方向にエッチングレートが高い異方性ドライエッチングを電極材料17に対して実行することによって、蓄積電極7の角部47の先が丸くなる。本実施の形態2とは異なり、蓄積電極7の角部47の先が尖っていると、角部47には誘電体膜8が付きにくくなり、角部47上の誘電体膜8の厚みが薄くなる。本実施の形態2に係る製造方法では、蓄積電極7の角部47の先が丸くなり、当該角部47に誘電体膜8が付きやすくなるため、角部47上の誘電体膜8の厚みを十分に確保することができる。従って、MIMキャパシタ10のリーク電流を低減できる。

[0032]

実施の形態3.

図10~13は本発明の実施の形態3に係る半導体装置の製造方法を工程順に示す断面図である。以下に図10~13を参照して本実施の形態3に係る半導体装置の製造方法について説明する。

[0033]

まず、上述の実施の形態1に係る半導体装置の製造方法を用いて図3に示される構造を得る。そして、CMP法を用いて電極材料17をその上方から研磨して、開口部6よりも上方の電極材料17を除去する。これにより絶縁膜5の上面上の電極材料17が除去されて、図10に示されるように各開口部6内に蓄積電極7が形成される。なお、実施の形態1とは異なり、本実施の形態3ではCMP法を用いて不要な電極材料17を除去しているため、蓄積電極7の上端面には針状突起は形成されない。

$[0\ 0\ 3\ 4]$

次に、図10に示される構造に対してフッ酸を用いて洗浄を行い、上述のCMP法で使用した研磨剤を除去する。このとき、BPTEOS膜4と蓄積電極7との界面にフッ酸が染み込む。BPTEOS膜4はフッ酸によってエッチングされやすく、蓄積電極7を構成するルテニウムはフッ酸によってエッチングされにくいため、蓄積電極7の上端部との界面付近のBPTEOS膜4がエッチングされ



る。その結果、図11に示されるように、BPTEOS膜4と蓄積電極7との間に隙間70を生じる。この状態でMIMキャパシタ10の誘電体膜8を形成すると、隙間70には誘電体膜8が形成されにくいため、隙間70内の誘電体膜8の膜厚は薄くなり、MIMキャパシタ10のリーク電流が増加することがある。そこで、本実施の形態3では、図11に示される構造に対して水素雰囲気中で熱処理を行うことによって、BPTEOS膜4と蓄積電極7との間に形成される隙間70を無くして、MIMキャパシタ10のリーク電流を低減する。以下にこの工程について具体的に説明する。

$\{0035\}$

図11に示される構造に対して、例えば温度700℃で30秒間、水素雰囲気中で熱処理を行う。上述のCMP法では、電極材料17の表面を酸化しながら電極材料17の不要な部分を除去するため、蓄積電極7の表面上には、酸化ルテニウムから成る微小な酸化膜がまばらに形成される。上述のように水素雰囲気中で熱処理を行うと、かかる酸化膜が水素で還元されて除去され、蓄積電極7を構成するルテニウムにマイグレーションが生じる。これにより、図12に示されるように、蓄積電極7の上端部が外側に傾き、BPTEOS膜4と蓄積電極7とが再び密着するようになる。その結果、BPTEOS膜4と蓄積電極7との間に隙間70が生じなくなる。従って、膜厚が均一な誘電体膜8を形成しやすくなり、MIMキャパシタ10のリーク電流を低減できる。なお、この水素雰囲気中での熱処理により蓄積電極7を構成するルテニウムのグレインが大きくなる。

[0036]

次に図13に示されるように、実施の形態1と同様にして、誘電体膜8及びプレート電極9を蓄積電極7上に順次形成し、MIMキャパシタ10が完成する。その後、実施の形態1と同様にして、図示しない、BPTEOS膜、アルミ配線及びパッシベーション膜を順次形成し、MIMキャパシタ10を有するDRAMメモリセルを備える半導体装置が完成する。

$[0\ 0\ 3\cdot7]$

このように本実施の形態3に係る半導体装置の製造方法では、蓄積電極7形成後に水素雰囲気中で熱処理を行っているため、本実施の形態3のように、蓄積電

極7の表面上に形成される酸化膜を還元して除去し、蓄積電極7にマイグレーションを生じさせることができる。従って、CMP法で用いた研磨剤を除去する際に、蓄積電極7とBPTEOS膜4との間に隙間70が生じた場合であっても、蓄積電極7にマイグレーションを生じさせることによって、その形状を変形させて、BPTEOS膜4と蓄積電極7とを相互に密着することができる。その結果、上記隙間70が無くなり、MIMキャパシタ10のリーク電流を低減できる。

[0038]

また、水素雰囲気中での熱処理によって、蓄積電極7がBPTEOS膜4に密着する際、蓄積電極7の上端部は外側に傾くため、図12に示されるように、誘電体膜8形成前の開口部6の開口面積は大きくなっている。従って、誘電体膜8及びプレート電極9を均一に形成しやすくなり、MIMキャパシタ10のリーク電流を低減できる。

[0039]

【発明の効果】

この発明の第1の半導体装置の製造方法によれば、蓄積電極に対してウェット エッチングを行っているため、電極材料に対するドライエッチングの実行によっ て蓄積電極に針状突起が生じた場合であっても、当該ウェットエッチングによっ てその針状突起を除去することが可能となる。従って、蓄積電極上に誘電体膜を 均一に形成し易くなり、キャパシタのリーク電流を低減することができる。

$[0\ 0\ 4\ 0]$

また、この発明の第2の半導体装置の製造方法によれば、電極材料に対して水素雰囲気中で熱処理を行っているため、電極材料形成時にその表面に酸化膜が形成された場合であっても、当該酸化膜を水素で還元して除去することができる。更に、電極材料を構成する金属のグレインを大きくすることができるため、電極材料に対するドライエッチング時に、電極材料の表面に酸化膜が形成されにくくなる。従って、電極材料をほぼ均一にエッチングすることができ、蓄積電極の上端面に針状突起が形成されることを抑制することができる。その結果、誘電体膜の膜厚を均一にすることができ、キャパシタのリーク電流を低減することができる。

[0041]

また、この発明の第3の半導体装置の製造方法によれば、蓄積電極形成後に水素雰囲気中で熱処理を行っているため、蓄積電極の表面上に形成される酸化膜を還元して除去し、蓄積電極を構成する金属にマイグレーションを生じさせることができる。従って、工程(e)で研磨剤を除去する際に、絶縁膜が部分的に除去されて蓄積電極と絶縁膜との間に隙間ができた場合であっても、蓄積電極にマイグレーションを生じさせることによって蓄積電極を変形させ、絶縁膜と蓄積電極とを相互に密着させることができる。その結果、上記隙間が無くなり、キャパシタのリーク電流を低減できる。

【図面の簡単な説明】

- 【図1】 本発明の実施の形態1に係る半導体装置の製造方法を工程順に示す断面図である。
- 【図2】 本発明の実施の形態1に係る半導体装置の製造方法を工程順に示す断面図である。
- 【図3】 本発明の実施の形態1に係る半導体装置の製造方法を工程順に示す断面図である。
- 【図4】 本発明の実施の形態1に係る半導体装置の製造方法を工程順に示す断面図である。
- 【図5】 本発明の実施の形態1に係る半導体装置の製造方法を工程順に示す断面図である。
- 【図6】 本発明の実施の形態1に係る半導体装置の製造方法を工程順に示す断面図である。
- 【図7】 本発明の実施の形態2に係る半導体装置の製造方法を工程順に示す断面図である。
- 【図8】 本発明の実施の形態2に係る半導体装置の製造方法を工程順に示す断面図である。
- 【図9】 本発明の実施の形態2に係る半導体装置の製造方法を工程順に示す断面図である。
 - 【図10】 本発明の実施の形態3に係る半導体装置の製造方法を工程順に

示す断面図である。

- 【図11】 本発明の実施の形態3に係る半導体装置の製造方法を工程順に示す断面図である。
- 【図12】 本発明の実施の形態3に係る半導体装置の製造方法を工程順に示す断面図である。
- 【図13】 本発明の実施の形態3に係る半導体装置の製造方法を工程順に示す断面図である。

【符号の説明】

5 絶縁膜、6 開口部、17 電極材料、7 蓄積電極、8 誘電体膜、9 プレート電極、10 MIMキャパシタ。

【書類名】

図面

【図1】






図2]



【図3】



【図4】







図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】



【図12】



【図13】



ページ: 1/E

【書類名】

要約書

【要約】

【課題】 キャパシタのリーク電流を低減することが可能な技術を提供する。

【解決手段】 ルテニウムから成る蓄積電極 7 に対して、その上方から、過ヨウ素酸または硝酸セリウムアンモニウム液を用いてウェットエッチングを実行する。このようなエッチング液を用いることによって、ルテニウムだけではなく、蓄積電極 7 の表面上に形成されている酸化膜をもエッチングすることができるため、蓄積電極 7 の表面の全面がエッチングされる。この結果、蓄積電極 7 の上端面に形成されていた針状突起が除去されて、蓄積電極 7 の上端部が丸くなる。従って、蓄積電極 7 上に形成される、DRAMキャパシタの誘電体膜の膜厚を均一にし易くなり、キャパシタのリーク電流の低減が可能となる。

【選択図】

図 5

特願2003-193464

出願人履歴情報

識別番号

[503121103]

1. 変更年月日 [変更理由] 住 所 氏 名 2003年 4月 1日 新規登録 東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノロジ